This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-339416

(43) Date of publication of application: 07.12.2001

(51)Int.CI.

H04L 12/437

H04J 3/00

(21)Application number: 2000-158295 (22)Date of filing:

29.05.2000

(71)Applicant: FUJITSU LTD


(72)Inventor: ISONUMA RITSUKO

MOCHIZUKI HIDEAKI

(54) TRANSMITTER

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the hardware of a transmitter constituting a ring-like (BLSR) network. SOLUTION: As for a channel except for the channel (NUT channel) set not to relieve by BLSR among BLSR relief target channels, a VT SQL control part 211 performs squelch decision. A VT SQL inserting part 212 exchanges the decided result on the basis of the cross-connect information of a main signal and inserts the exchanged decided result to the cross-connected main signal of the correspondent channel. The BLSR relief target channel is specified by a BLSR Type showing an operating rate and NUT information is set only to the BLSR relief target channel.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Pat nt Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-339416 (P2001-339416A)

(43)公開日 平成13年12月7日(2001.12.7)

(51) Int.Cl.7	識別記号	F I	テーマコード(参考)
H04L 12/4	37	H 0 4 J 3/00	X 5K028
H04J 3/0	0		U 5K031
		H O 4 L 11/00	3 3 1

審査請求 未請求 請求項の数10 OL (全 37 頁)


(21)出願番号	特顧2000-158295(P2000-158295)	(71) 出題人 000005223
		富士通株式会社
(22)出願日	平成12年5月29日(2000.5.29)	神奈川県川崎市中原区上小田中4丁目1番
		1号
		(72)発明者 磯沼 理津子
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 望月 英明
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(74)代理人 100084711
		弁理士 斉藤 千幹
		Fターム(参考) 5K028 KK12 NN02 QQ01 RR02 TT05
		5K031 AA08 DA12 EB11

(54) 【発明の名称】 伝送装置

(57)【要約】

【課題】 リング(BLSR)状ネットワークを構成する伝送装置のハードウェアを削減する。

【解決手段】 BLSR救済対象チャンネルのうち、BLSRによる救済をしないと設定されたチャンネル(NUTチャンネル)以外のチャンネルについて、VT SQL制御部211はスケルチ判定する。VT SQL挿入部212は、判定結果を主信号のクロスコネクト情報に基づいて入れ替え、入れ替えた判定結果を対応するチャンネルのクロスコネクト後の主信号に挿入する。BLSR救済対象チャンネルは、オペレーティングレートをしめすBLSR Typeにより特定され、NUT情報はBLSR救済対象チャンネルに対してのみ設定される。



2

【特許請求の範囲】

【請求項1】 第1、第2の方向に伝送可能なリング(BLSR)状のネットワークを構成し、各伝送方向にワーキング帯域及びプロテクション帯域が割り当てられた伝送路を介して入力する各チャンネルの信号をクロスコネクトして送出し、伝送路障害に際して信号をプロテクション帯域を用いて逆方向にループバックすることにより救済(BLSRによる救済)する伝送装置において、

BLSRによる救済対象チャンネルのうち、BLSRによる救済 をしないと設定されたチャンネル(NUTチャンネル)以外 のチャンネル(判定対象チャンネル)について、BLSRによ る救済が不可能な障害が発生したかを判定する救済不可 能障害発生判定部、

判定対象チャンネルの前記判定結果を主信号のクロスコネクト情報に基づいて入れ替え、該入れ替えた判定結果を対応するチャンネルのクロスコネクト後の主信号に挿入する判定結果挿入手段、

BLSRによる救済対象チャンネルが、NUTチャネルである か否かを指示するNUT情報を記憶するNUT情報記憶手段、 を備えたことを特徴とする伝送装置。

【請求項2】 伝送装置が接続されるリング(BLSR)のオペレーティングレートを特定するBLSRタイプを記憶するBLSRタイプ情報記憶部、

BLSRタイプ情報及びNUT情報に基づいて各救済対象チャンネルが前記判定対象チャネルであるか否かを決定する判定対象チャネル決定部、

を備え、前記NUT情報記憶手段は、BLSRタイプ毎にBLSR 救済対象チャンネルがNUTチャンネルであるか否かを指 示するNUT情報を記憶する記憶領域を備え、

判定対象チャネル決定部は設定されたBLSRタイプのNUT 情報に基づいて前記決定を行う、

ことを特徴とする請求項1記載の伝送装置。

【請求項3】 前記NUT情報記憶手段は、BLSR救済対象 チャンネルのうち所定方向のワーキング帯域のBLSR救済 対象チャンネルに対してのみNUT情報を記憶し、

前記判定対象チャネル決定部は該方向のワーキング帯域 における判定対象チャネルを決定し、

救済不可能障害発生検出部は該判定対象チャネルについて、BLSRによる救済が不可能な障害が発生したかを判定し、

判定結果挿入手段は、該判定結果を主信号のクロスコネクト情報に基づいて入れ替え、該入れ替えた判定結果を第1、第2方向のワーキング、帯域における対応するチャンネルのクロスコネクト後の主信号に挿入することを特徴とする請求項2記載の伝送装置。

【請求項4】 前記チャンネルはSTSチャンネルであり、

前記救済不可能障害発生判定部は、判定対象のSTSチャンネルに収容されたVTチャンネルについてBLSRによる救済が不可能な障害が発生したかの判定を行い、前記判定 50

結果挿入手段は、該VTチャンネルの判定結果をSTSチャンネル単位で主信号のSTSクロスコネクト情報に基づいて入れ替え、該入れ替えた判定結果を対応するSTSクロスコネクト後のVT信号に挿入することを特徴とする請求項1記載の伝送装置。

【請求項5】 クロスコネクト情報により入れ替える前の前記判定結果を受信し、判定対象チャンネル毎にBLSR 救済不可能障害が所定時間以上継続したか、及び障害が 復旧したか監視するアクチベート処理手段を備え、

前記監視結果を主信号のクロスコネクト情報に基づいて 入れ替えて出力する入替え手段、

を備えたことを特徴とする請求項1記載の伝送装置。

【請求項6】 前記チャンネルはSTSチャンネルであ

前記救済不可能障害発生判定部は、判定対象のSTSチャンネルに収容されたVTチャンネルについてBLSRによる救済が不可能な障害が発生したかの判定を行い、

前記アクチベート処理手段はVTチャンネル毎にBLSR救済 不可能障害が所定時間以上継続したか、障害が復旧した か監視し、

前記入替え手段はVTチャンネル毎の監視結果をSTSチャンネル単位で主信号のSTSクロスコネクト情報に基づいて入れ替えて出力する、

ことを特徴とする請求項5記載の伝送装置。

【請求項7】 2つのリング(BLSR)間を接続する伝送路に障害が発生したとき別の伝送路から入力する信号を選択することにより救済するサービスセレクタスイッチ機能をVTチャンネル毎に備えたとVTパスプロテクションスイッチ

VTパスプロテクションスイッチをサービスセレクタスイッチとして動作させるかを指示するサービスセレクタ情報を発生するサービスセレクタ情報発生部、

を備え、サービスセレクタ情報発生部は、BLSR対象チャネルが判定対象チャネルであるか否かを示す情報を、主信号のクロスコネクト情報に基づいて入れ替えることによりVTチャンネル毎のサービスセレクタ情報を発生し、VTパスプロテクションスイッチ部に渡すことを特徴とする請求項2記載の伝送装置。

【請求項8】 前記サービスセレクタ情報発生部は、前記判定対象チャネル決定部が出力するワーキング帯域における該判定対象チャンネル情報とその該判定対象のワーキングチャンネルと対を成すプロテクションチャンネル情報とを主信号のSTSクロスコネクト情報に基づいて入れ替え、入れ替え後の情報を主信号のVTクロスコネクト情報に基づいて入れ替えることによりVTチャンネル毎のサービスセレクタ情報を発生することを特徴とする請求項7記載の伝送装置。

【請求項9】 STS交換部でクロスコネクトされたSTS信号が半分づつ入力される2つのVT交換部を備え、該VT交換部においてVTポインタを付け替え、該VTポインタ付け

替え後の VTチャンネル信号をVT交換部間で受け渡し、 しかる後、VTチャンネル信号をクロスコネクトする伝送 装置において、

各VT交換部は、

マルチフレーム・タイミングを合わせるタイミング調整 部

タイミング調整されたマルチフレームタイミングを基準にして、VTポインタの付け替えを行なうVTポインタ付け 替え部

VTポインタ付け替え後のVTチャンネル信号をVT交換部間 で送受する手段、

VTチャンネル信号をクロスコネクトするVT回線切替部、 を備えたことを特徴とする伝送装置。

【請求項10】 一方のVT交換部(マスター交換部)に 設けられた前記タイミング調整部は、(1) フレームタイ ミングパルスよりマルチフレームタイミングパルスを生 成するマルチフレームタイミング生成部、(2) 該マルチ フレームタイミングから1/2フレーム前の位置を示す所 定幅の基準マルチフレームタイミングパルスを発生する タイミングパルス発生部を備え、

他方の交換部 (スレーブ交換部) に設けられた前記タイミング調整部は、(1)入力パルスを高速サンプリングし、サンプリング値が連続して複数回同じレベルであれば、該入力パルスを前記基準マルチフレームタイミングパルスと判断する判定回路、(2) 前記基準マルチフレームタイミングパルス検出後に最初に発生するスレーブ交換部のフレームタイミングパルスをマルチフレームタイミングパルスとするマルチフレームタイミングパルスとするマルチフレームタイミングパルスとを特徴とする請求項9記載の伝送装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は第1、第2の方向に 伝送可能なリング(BLSR)状のネットワークを構成する伝 送装置に係わり、特に、各伝送方向にワーキング帯域及 びプロテクション帯域が割り当てられた伝送路を介して 入力する各チャンネルの信号をクロスコネクトして送出 し、伝送路障害に際して信号をプロテクション帯域を用 いて逆方向にループバックして救済(BLSRによる救済)す る伝送装置に関する。

[0002]

【従来の技術】通信量の増大により大容量伝送可能な光通信を利用した同期光通信網SONET (Synchronous Optica 1 Network)が普及してきている。かかる同期光通信網SONETではSTS-N(N:整数)のフレームフォーマットにしたがってユーザデータを多重伝送する。図12は51.84MbpsのSTS-1のフレーム構成図であり、全体として9×90(bytes/125μs)を有し、3×9 bytesのオーバヘッドOH、87×9 bytesのSTSペイロードSTS-1 SPEで構成され、ペイロードにおける9 bytesはパスオーバヘッドPOHで、残りの86×9 bytesに複数チャンネルのVT(Virtual Tributar 50

y)パケットが多重される。同期光通信網SONETでは上記S TS-1の他に、フレームフォーマットしてSTS-3(155.52Mb ps)、STS-12(622.08Mbps)、STS-48(2.488Cbps)などがあ り、光伝送路により適宜使用できるようになっている。

【0003】(a) VT構成

VTパケットは図13(a)~(d)に示すようにVT1.5, VT2, VT3, VT6の4つのタイプがある。VT1.5は27 bytes (=3×9)でパケットを構成し、1つのVTチャンネルのビットレートは1.728Mbps(=27×8/125 Mbps)である。VT2 は36bytes(=4×9)でパケットを構成し、1つのVTチャンネルのビットレートは2.304Mbps(=36×8/125 Mbps)である。VT3は54bytes(=6×9)でパケットを構成し、1つのVTチャンネルのビットレートは3.456Mbps(=54×8/125 Mbps)である。VT6は108bytes(=12×9)でパケットを構成し、1つのVTチャンネルのビットレートは6.912Mbps(=108×8/125 Mbps)である。

【0004】(b) STS-1 SPEにおけるVT1.5パケットのマッピング

図 1 4 はVT-structured STS-1 SPEにおけるVT1.5パケットのマッピング説明図であり、第1列はパスオーバヘッドPOH、第30列、第59列はオール"1"の固定スタッフ(Fixed Stuff)で、これらによりペイロードSTS-1 SPEは28列の3つの領域に区分されている。各領域の28列には順次1-1,2-1,3-1,4-1,5-1,6-1,7-1,1-2,2-2,...7-4が付されており、第1チャンネルのVT1.5パケットは第2、31、60列に配置され、第2チャンネルのVT1.5パケットは第3、32、61列に配置され、以下同様に第28チャンネルのVT1.5パケットは第29、58、87列に配置される。

【0005】4つのVT-structured STS-1 SPE(フレーム) により500μs構成のVT super frame(マルチフレーム)が 定義される。VT superframeを構成する各フレーム(STS-1 SPE)の先頭位置(第1行第2列~第29列位置)には、図 15に示すようにV1,V2 bytes(VTペイロードポイン タ)、V3 byte (ポインタアクションバイト)、V4 byte (未定義バイト)がそれぞれ配列され、残りがVT SPEとな る。図16(a)はVTスーパフレームの全体の構成図で あり、V1~V4バイトと1チャンネルあたり26バイトのVT SPEで構成されている。VT SPEは図16(b)に示すよ うに4バイトのVTパスオーバヘッドVT POH(V5, J2, Z6 a nd Z7)と1チャンネルあたり25バイトのVT Payload で構 成されている。VTパスオーバヘッドのうちV5 byteはVT SPEの先頭バイトであり、その位置はVTペイロードポイ ンタV1,V2により指示される。尚、V5バイトはエラーチ エック(error checking)、信号ラベル(signal label)、 パス状態(path status)を示すもので、BIP-2(Bit Inter leaved Parity-2)のパリティ結果を含んでいる。

【0006】(c) リング構成

同期光通信網SONETのネットワーク構成として信頼性確保の観点から伝送装置をリング状に接続したリング構成が知られている。リング構成によれば、伝送路障害が発

生しても代替伝送路を介して伝送を継続することがで き、伝送の信頼性を向上することができる。図17はリ ング接続可能なADM(Add/Drop Mux)伝送装置の概略構成 図、図18はリング構成説明図である。ADM伝送装置はM UX(多重)機能とAdd/Drop 機能を備えた端局装置であ り、(1) STSレベルでのクロスコネクト機能、(2) VTレ ベルでのクロスコネクト機能、(3)トリビュタリー側に 対するadd/drop機能を有している。例えば、ラインイン タフェース(LIF)1a,1bは、高次群信号(例えば0C-12の 光信号) をそれぞれEAST側及びWEST側の光伝送路より受 信して電気信号に変換すると共にオーバヘッド情報に基 づいた処理を行い、デマルチプレクサ(DMUX)2a,2bは高 次群信号を低次群信号(例えばSTS-1の電気信号)に分 離し、STS/VT クロスコネクト部3はSTSレベルでスイッ チングし、マルチプレクサ(MUX)4a,4bはスイッチング後 のSTS-1信号を多重して高次群信号にし、ラインインタ フェース(LIF)5a,5bは該高次群信号にオーバヘッドを付 加して光信号に変換してWEST側及びEAST側の光伝送路に

【0007】又、STS/VT クロスコネクト部3はトリビュ タリーインタフェース6a,6b..からMUX/DMUX 7a,7b..を 介して挿入(Add)されたSTS-1信号をSTSレベルでスイッ チングしてEAST方向あるいはWEST方向に送出すると共 に、EAST側あるいはWEST側の伝送路から受信した信号を トリビュタリー側にドロップし、MUX/DMUX 7a,7b..を介 して所定速度のVT信号に分離し、トリビュタリーインタ フェース6a,6b..よりトリビュタリー側に送出する。更 に、STS/VT クロスコネクト部3はVTレベルでのクロスコ ネクトスイッチを内蔵しており、所定のSTS-1信号をVT チャンネルに分解し、VTレベルでスイッチングすると共 に、スイッチング後のVT信号を多重してSTS信号にし,該 STS信号にSTSレベルのクロスコネクト処理を施して所定 の伝送路に送出する。EAST側及びWEST側の伝送路は共に working帯域(working channel)とプロテクション帯域(p rotection channel)が割り当てられており、通常伝送装 置はワーキング帯域を用いて信号の伝送を行う。

送出する。

【0008】(d) 伝送路障害時におけるプロテクションリング構成では図18に示すように、図17のADM装置10a~10dをリング状に接続し、所定の伝送路に障害が発生したり、品質が劣化すれば、該伝送路を通らない方向に信号を伝送し、これにより通信を継続して信頼性、品質を確保する。図19はSONETリングネットワークにおける伝送路切替方式の1つであるUPSR(Unidirectional Path Switched Ring)の説明図で、リングを構成する同期多重伝送路上の送信ノードAから2方向に信号を送出し、受信ノードCでとちらか一方を選択することによりパスの切り替え/切り戻しを行う。図19(a)において、ノードAは入力信号を、(1)ノードDを介してノードCに至るルートと、(2)ノードBを介してノードCに至るルートと、(2)ノードBを介してノードCに至るルートの2方向に送出し、ノードCは通常はノー50

6

ドDを介して到来する信号を選択する。この通常選択されるルートをデフォルトパスという。デフォルトパスを介した通信中に図1 (b)に示すように、ノードA→ノードD間の伝送路に障害が発生して通信ができなくなると、ノードCはノードBを介して到来する信号を選択することにより通信を継続する。このように通常選択されないが、デフォルトパスの障害時に選択されるパスを非デフォルトパスといい、また、上記のパスの切換を行う機能部分をパスプロテクションスイッチという。

【0009】図20はSONETリングネットワークにおけ るBLSR (Bidirectional Line SwitchRing) による救済 説明図であり、通常はworking Channelを用いて通信を 行ない、伝送路に障害が発生した時protection channel を使用して通信を救済する。例えば、OC-12の場合、伝 送路にはEAST方向及びWEST方向にSTS-1レベルで12チャ ンネルが存在し、そのうち1~6チャンネルがworking ch annel、7~12チャンネルがprotection channelとなって いる。図20(a)において、ノードAはトリビュタリ 一側から入力した信号をworking channelを使用してEAS T側にノードDを介してノードCに送出する。かかる通 信中に、ノードA、ノードD間の伝送路に障害が発生す ると、ノードAはEAST側にノードDを介して通信ができ なくなる。そこで、図20(b)に示すようにprotecti on channelを使用してWEST側にノードB→ノードC→ノ ードDまで送り、ノードDでループバックしてノードC に信号を送出する。又、図20(c)において、ノード Bはworking channelを使用して信号をEAST側よりノー ドAを介してノードDに送出している。かかる通信中 に、ノードA、ノードD間の伝送路に障害が発生する と、ノードAはEAST側から到来する信号をprotection c hannelを使用してWEST側にループバックしてノードB、 ノードCを介してノードDに送出する。

【0010】(e) ADM機能を備えた伝送装置

図21はADM機能を備えた伝送装置(VTクロスコネクト装 置)のより詳細な構成例であり、STSクロスコネクト及び VTクロスコネクトを行なうクロスコネクト部分を詳細に 示している。伝送装置10は、STSクロスコネクト部10A、 VTクロスコネクト部20A、入力側のINF部301~30n、出力 側のINF部401~40nで構成されている。STSクロスコネク ト部10AはSTS信号のクロスコネクトを行ない、VTクロス コネクト部20AはVT信号のクロスコネクトを行ない、入 力側の回線INF部301~302はEAST/WEST側の光伝送路から 入力する光信号を電気信号に変換すると共にSTS終端処 理を行い、トリビュタリーINF部303~30nはトリビュタ リー側から入力する低次群信号をSTS信号に多重して送 出し、出力側の回線INF部401~402はSTSクロスコネクト 部から出力するSTS信号を光信号に変換すると共にオー バヘッドを付加して EAST/WEST側光伝送路に送出し、ト リビュタリーINF部403~40。はSTS信号を低次群信号に分 離してトリビュタリー側へ送出する。

【0011】STSクロスコネクト部10Aは、(1) STSレベ ルでクロスコネクトを行なうSTS信号回線切り替え部(ST S TSI部) 11. 12、(2) STS終端処理を行ってSTS信号をV T信号に分解するSTS終端部14、(3) UPSRによるパスプロ テクションを行なうSTSパスプロテクションSW部(STS PS W部)15、(4) VTレベルでクロスコネクトしたVT信号を多 重して得られるSTS信号をSTSレベルでクロスコネクトす るSTS信号回線切り替え部(STS TSI部)13、(5) STS TSI 部11とSTS TSI部13でクロスコネクトされたSTS信号の一 方を選択するセレクタ部(SEL部)16を有している。VTク ロスコネクト部20Aは、(1) VTチャンネル毎にスケルチ 処理を行なうVT SQL部) 21、(2) VTレベルのクロスコネ クトを行なうVT信号回線切り替え部(VT TSI部 22、(3) パスプロテクション切換を行なうVTパスプロテクション SW部(VT PSW部)23を有している。スケルチ処理とはBLSR で救済できない障害が所定のVTチャンネルに発生した 時、該VTチャンネルへ障害通知信号(スケルチ判定結果) を挿入することである。

【0012】INF部301~30nから入力された信号は分岐 ポイント24で2つに分岐し、それぞれSTS TSI 11, 12に 入力する。STS TSI 11はINF部301~30nから入力するSTS 信号のうちVTレベルでのクロスコネクトが不要なSTS信 号をSTSレベルでクロスコネクトし、STS PSW部15を介し てSEL部16に入力し、SEL部は所定のSTS信号を選択してI NF部401~40nに入力する。一方、STS TSI 12はINF部301 ~30nから入力するSTS信号のうちVTレベルでのクロスコ ネクトが必要なSTS信号のみをSTSレベルでクロスコネク トし、しかる後、STS終端部14はクロスコネクトされたS TS信号に対してSTS終端処理を行い、得られたVTチャン ネル毎の信号(VT信号)をVTクロスコネクト20Aに入力す る。VTクロスコネクト20Aにおいて、VT SQL部21はVTス ケルチ処理を行い、VT TSI部はVTレベルでクロスコネク トしてVT PSW部23を介して図示しない多重部(STS MUX 部)に入力し、多重部でVT信号を多重してSTS信号にして STS TSI部13に入力する。STS TSI部13は入力されたSTS 信号をSTSレベルでクロスコネクトし、 SEL部16に入力 し、SEL部は所定のSTS信号を選択してINF部401~40nに 入力する。VT SQL部21 はスケルチ処理を行ない、BLSR による救済不可能な障害が発生した時、VTチャンネル毎 にVT信号にAIS(Alarm Indication Signal)を挿入するた 40 めのスケルチ処理を行なう。

【0013】(f) スケルチ

図22はVTスケルチの説明図であり、EAST方向(EAST側入力)及びWEST方向(WEST側入力)のBLSR構成を示している。EAST方向及びWEST方向においてBLSRは現用チャネル(working channel)と予備チャンネル(protection channel)を有している。図22(a)では、所定VTチャンネルの信号(VT信号)がノードAから入り、ノードDを通過してノードBから出ていることが示されている。又、各ノードには着目ノードBのノードIDを0としEAST方向に0より

Ω

昇順に1,2,3が付与されている。各ノードはVTチャンネ ル毎に、VTスケルチを行なうかどうか(AIS信号を挿入す るかどうか)の判定を行なう際に使用するスケルチテー ブル (図22(b))を備え、該テーブルにはEAST方向及び WEST方向における接続先ノードIDが記録される。すなわ ち、テーブルのEast側には着目ノードに対して物理的に 決まってEAST側の入力ノードが設定され、WEST側には着 目ノードに対して物理的に決まってWEST側の入力ノード が設定される。図22(a)の例では着目ノードBのEAST 側に入力してDropされるVTチャンネルのSource Node は ノードA(ID=2)である。したがって、該VTチャンネルの スケルチテーブルのEAST side欄にノードID=2が設定さ れる。なお、WEST側からの入力がないためWEST side欄 には0が設定される。ここで、ポイントE、Fにおいて 障害が発生すると、ノードBはVTチャンネル上でFar En d Node IDとしてノードID=2を検出できなくなるため、 救済不可能な障害が発生したものとして該VTチャンネル に対してスケルチを実行する。すなわち、該VTチャンネ ルにVTパスAISを挿入する。

【0014】図23は、図21におけるVT SQL部21の従 来技術による構成図である。スケルチテーブル設定部50 は、各STSチャネルSTS ch1~STS chN(501~50n)毎に28 VTチャンネル分のレジスタ(VT1~VT28)を有し、制御部 (μ-COM)57は各レジスタヘデータ(スケルチテーブル)を 設定する。SQL判定部521~52xは各STSチャンネル毎にそ れぞれ28 VTチャンネル分の判定部を備え、28×N個の各 VTチャンネル毎にFarEnd Node IDとスケルチテーブルに 設定されているノードIDを比較し、VTスケルチを実行す るかどうかの判定を行ない、ラッチ部541~54nは28×N の各VTチャンネルの判定結果を保持し、スケルチ挿入部 56は該当VTチャンネルに対してVTパスAISを挿入する。E AST、WEST方向の伝送路毎にFar End Node ID (接続され ているノードの中でデータ伝送可能な最も遠いノードの ID)がオーバヘッドより判明するから、SQL判定部521~5 2nは該Far End Node IDと各VTチャンネルのスケルチテ ーブルに設定されているノードIDとを比較し、(1) Far End Node IDがノードIDと等しいか大きければ救済不可 能な障害が発生していないと判定し、(2) Far End Node IDがノードIDより小さければ救済不可能な障害が発生 していると判定し、該当VTチャンネルにVTパスAISを挿 入する。例えば、図22(a)の例においてポイントE、 Fで障害が発生していると、ノードBにおけるEAST側の Far End NodeIDはノードDのID=1となり、設定ノードID (=2)>Far End Node ID(=1)となるため、該当VTチャンネ ルに対してスケルチを実行する。

【0015】(g) BLSR情報、NUT情報

スケルチはBLSR(Bidirectional Line Switch Ring)による救済が不可能となったVTチャンネルにAISを挿入するものである。このため、BLSR救済の対象外であるVTチャンネルに対してスケルチ処理を行う必要がない。換言す

れば、BLSRを介して入力するSTSチャンネルにマッピングされているVTチャンネルに対してのみスケルチ処理を行えば良く、BLSRを介して入力しないSTSチャンネル(トリビュタリー側から入力するSTSチャンネル)にマッピングされているVTチャンネルについてはスケルチ処理を行う必要はない。そこで、従来はSTS TSI 12(図21参照)によるSTSクロスコネクト後のN個の全STSチャンネルについて、BLSR救済対象であるか否を示す情報(BLSR情報)を設定し、BLSR救済対象のVTチャンネルについてのみスケルチ処理を行うようにしている。

【0016】又、BLSR救済対象のSTSチャンネルであっ てもBLSRのAutomatic ProtectionSwitchの手法を用いな いSTSチャンネルがある。例えば、UPSRなど別の救済方 法で救済したい場合、あるいは、protection channelを work channelと同等に使用し、障害が発生してもBLSR救 済をしない場合である。かかるSTSチャンネル(トラヒッ ク)にマッピングされたVTチャンネルについてはスケル チ処理を行う必要がなく、このトラヒックをNUT (non-pr eemptible unprotected traffic)という。このため、従 来はSTS TSI 12 (図21参照) によるSTSクロスコネク ト後のN個の全STSチャンネルについて、NUT channelで あるか否を示すNUT情報を設定し、 BLSR救済対象channe 1で、かつ、NUT channel として設定されていないSTSチ ャンネル(トラヒック)のVTチャンネルについてのみスケ ルチ処理を行うようにしている。すなわち、BLSR救済対 象channelであってもNUT channelであればスケルチ処理 を行わない。

【0017】図24はBLSR情報設定部とNUT情報設定部 を備えたスケルチ処理部の全体の構成図であり、図23 と同一部分には同一符号を付している。P/S変換部531~ 53nはラッチ541~54nのそれぞれに記憶された28 VTチャ ンネルのスケルチ判定結果をシリアルに変換して出力す るもの、多重部55は各P/S変換部531~53nから出力するN ×28個のスケルチ判定結果を多重してスケルチ挿入部56 に入力し、スケルチ判定結果をVTチャンネル信号に挿入 するものである。BLSR情報設定部61はN個のSTSチャンネ ルのそれぞれのレジスタ611~61nに対してBLSR情報を設 定し、NUT情報設定部62はN個のSTSチャンネルのそれぞ れのレジスタ621~62nに対してNUT情報を設定する。BLS R判定部63は全STSチャンネルのそれぞれについてBLSR情 40 報とNUT情報を用いてスケルチ処理を行うか否かを判断 し、スケルチ処理を行なわないSTSチャンネルに応じた ラッチ541~54nにクリア信号(マスク信号)CLRを出力 し、スケルチ処理を行う必要があるSTSチャンネルに応 じたラッチ回路541~54nにのみスケルチ判定結果をラッ チさせる。

【0018】(h) Activate 処理

VTスケルチ判定結果を監視し、スケルチモニター情報を要求によりCPUへ通知する必要がある。このため、図25に示すように多重部55にActivate 処理部64を接続

し、N×28個の全VTチャンネルのスケルチ判定結果を監視するようにしている。Activate 処理部64は、N×28個の全VTチャンネルのスケルチ判定結果を保持するスケルチモニタ情報保持部64aと、全VTチャンネルのそれぞれについて設定時間以上継続してスケルチ状態(救済不可能状態)になったか監視するタイマー部64bを有している。すなわち、Activate 処理部64は図26に示すようにスケルチ判定結果SQLが設定時間ts以上継続してハイレベルの時、CPUに見せる情報SQLcouをハイレベルにし、スケルチ判定結果SQLがローレベルになると直ちに情報SQLcouをローレベルにする。

10

【0019】図27はActivate処理部の構成図であり、 $N\times28$ 個の全VTチャンネルのスケルチ判定結果(生情報)HWtを記憶する記憶部65a、生情報HWtの変化情報 Δ (t,t-1)を演算するEOR回路65b、 $N\times28$ 個の全VTチャンネルの変化情報 Δ (t,t-1)を記憶するラッチ部65c、CPUに見せる情報SWtを図28の論理表にしたがって演算して出力するハードウェア部65d、前サンプリング時における $N\times28$ 個の全VTチャンネルのSWtを記憶する記憶部65eを有している。

【0020】(i) サービスセレクタ情報

VT回線切換部(VT TSI) 22(図 2 1 参照) 後のVTプロテク ションスイッチ部(VTPSW 23)のセレクタを、サービスセ レクタ(Service Selector)として使用するか、USPRのPa th 選択スイッチとして使用するかを設定する必要があ る。図29はセレクタをService Selectorとして使用す る場合の説明図である。BLSR Ringは、最大16ノードま で拡張できるがそれ以上のノード数を収容する為には、 図29に示すように2以上のBLSR Ring を構築し、それ らを相互接続する必要がある。Service Selector (SS) は、このリングシステム間の相互接続におけるVTレベル での救済を実現する。すなわち、一方のリングのServic e Selector(SS)は、他方のリングより直接Dropされてく るInset側と同一リング内のSecondary Nodeから入力さ れてくるThrough側の信号についてVTレベルの救済を行 う目的でVT channel単位のPath切り換えを行う。例え ば、BLSR Ring R1のノードAから送出されたVT信号はIn set側とThrough側を介してBLSR Ring R2のサービスセレ クタSS2に入力する。サービスセレクタSS2は通常Throug h側より入力するVT信号を選択してノードA'に送出す る。かかる状態において、F点で伝送路障害が発生する と、サービスセレクタSS2は以後Insert側より入力するV T信号を選択してノードA'に送出し通信を継続する。

【0021】図30はセレクタをUPSRのPath 選択スイッチとして使用する場合の説明図であり、セレクタ76にはEAST側(デフォルト側)とWEST側(非デフォルト側)より信号が入力するが、セレクタ76はPSW制御部75の制御で通常デフォルト側の信号77を選択して出力する。デフォルト側のALM検出部70と非デフォルト側のALM検出部71は入力信号よりデフォルト側、非デフォルト側のアラーム

を検出してALMレジスタ72にセットすると共に、PSW制御部75にアラームの発生を通知する。したがって、デフォルト側での通信中にデフォルト側ALM検出部70がアラームを検出すると、PSW制御部75の制御によりセレクタ76は非デフォルト側からの信号を選択して通信を継続する。障害によりデフォルトパスから非デフォルトパスに切り替えられた後、デフォルトパスが障害から回復すると、WTR制御レジスタ74に設定されているWTR(Wate To Restore)時間経過後に元のデフォルトパスに切り戻す。WTR制御レジスタ74には、CPU 73からWTR時間が設定される

【0022】図31はスケルチ処理部の後段にサービスセレクタ情報設定部を配列した構成図であり、図24と同一部分には同一符号を付しており、スケルチ挿入部56にVT信号回線切り替え部(VT TSI)22、VTプロテクションスイッチ部(VT PSW)23が順に接続されている。サービスセレクタ情報設定部66はN×28個の全VTチャンネルについて、VTプロテクションスイッチ部(VT PSW)23のセレクタを、Service Selectorとして使用するか、UPSRのPath 選択スイッチとして使用するかを設定し、P/S変換部 2067は設定されたサービスセレクタ情報をVTチャンネルに同期して順次読み出してVTプロテクションスイッチ部(VT PSW)23に入力し、VTプロテクションスイッチ部(VT PSW)23はサービスセレクタ情報に基づいてservice selectorあるいはUPSRパススイッチとして選択動作を実行する。

【0023】(j) 2つのVT交換部間の同期制御 VT交換およびATM交換の共存を可能とするために、VT/AT M交換部用に2スロット備え、適宜VT交換部とATM交換部を差し替えて使用可能としたADM装置がある。これは、A 30 TMレベルの交換をしたいユーザ、VTレベルでの交換をしたいユーザ、ATM/VT両方の交換をしたいユーザがいるからである。VTレベルのみの交換をするには、各スロットにVT交換パッケージを挿入し、2つのVT交換部間でそれぞれに割り当てられたVTチャンネル信号(VT信号)の受け渡しが必要になり、このため両VT交換部におけるVT信号の位相差を吸収する必要がある。

【0024】図32はVT交換部81,82間でVTチャンネル信号(VT信号)の受け渡しを行う構成図であり、STS交換部(STS TSI)80から出力するSTS信号が半分づつそれぞれ40VT交換部81,82に入力する(DATA1,DATA2)。VT交換部81,82は同一の構成を備え、VTポインタ付け替え部81a,82a、エラスティックメモリ(ES部)81b,82b、VT回線切換部81c、82c、PSW/SS部81d,82d、マルチフレームタイミング生成部81e、82eを備えている。VT回線切替え部81c,82cの前段に設けられたエラスティックメモリ81b,82bは、2つのVT交換部のデータ間の位相差を吸収するものである。2つのVT交換部81,82間でVTポインタ付け替え後のVTチャンネル信号を互いに送受し、授受データをエラスティックメモリ(ES部)81b,82bに記憶し、しかる後、エラ50

スティックメモリ(ES部)81b,82bよりマルチフレームタイミングで読み出すことにより両VT交換部81,82のデータ間の位相差を吸収する。

12

[0025]

【発明が解決しようとする課題】(a) 第1の問題点 従来、VTアクセスを行なうSTS信号(VT-accessed STSs) を任意に選択するADM装置では、NUT情報設定のために図 24に示すようにSTS-1チャンネル数分(=Nチャンネル 分)のNUT情報設定用のレジスタ621~62Nを用意してい る。しかし、Nチャンネル全てのSTS信号がBLSRより入力 しなければ(Nチャンネル全てがBLSR救済対象チャンネル でなければ)、無駄なレジスタを用意しておくことにな り、非効率的な構成となる。例えば、ADM装置がSTS-1信 号を最大N(=192)チャンネル分クロスコネクトする場合 において、BLSRのEAST、WEST方向の最大伝送レートがOC -48であれば、96個のSTS-1チャンネルにNUT情報を設定 すれば良く、N(=192)個のレジスタを用意する必要はない。

【OO26】又、NUTチャンネルであるか否かの設定はL INE側インタフェースにおいて、East側のWorkingチャン ネル、East側のProtectionチャンネル、West側のWorkin gチャンネル、West側のProtectionチャンネルの4種類チ ャンネルを1セットにして設定されている。例えばOC-48 であれば、EAST側におけるSTS-1のWorking チャンネル #1-24に設定されたNUT情報は、EAST側のProtectionチャ ンネル #25-48、West側のWorkingチャンネル #1-24、We st側のProtection チャンネル #25-48に設定されるNUT 情報と同じである。従って、24(=96/4)個のEAST側worki ng channelについてのみNUT情報を設定すれば良い。ま た、Enhance NUTをサポートしている場合は、(Enhance NUTとは、Working チャンネルとProtection チャンネル を個別に指定可能とするNUT)East側のWorkingチャンネ ルとWest側のWorkingチャンネルの2種類を1セットにし て設定されている。従って、48(=96/2)個のEast側Worki ng channel及びEast側Protection channelについてのみ NUT情報を設定すれば良い。それにも係らず従来は、任 意に選択されたVT-accessed STSsがLINE側インタフェー スにおけるチャンネルとリンクされていないために、4 種類の全チャンネル(=192)にNUT情報を個別に設定させ ており、回路効率が良くないという欠点があった。

【0027】(b) 第2の問題点

従来、BSLR救済対象のSTS-1チャンネルを識別する為に、図24に示すように装置の最大のSTS-1チャンネル数分(Nチャンネル分)のBLSR情報設定用のレジスタ611~61Nを用意している。しかし、BLSR情報は、装置のLINE側インタフェースにおいてLINE単位に一義的に決まる情報であり、STS単位に入れ換えた後のSTS-1チャンネル毎にBLSR情報を持たせることは、無駄なレジスタを用意しておくことになり、非効率的な構成となっていた。例えば、BLSRが収容可能な最大のSTS-1チャンネル数をn(OC-

n)とすれば、EAST/WEST方向及びWork/Protectionそれぞれに共通にn/2個のBLSR情報設定用のレジスタを設けるだけで良く、OC-48であれば24個のレジスタを設けるだけで良い。。また、従来は図24に示すように、BLSRトラヒックを識別する為にBLSR情報とNUT情報との論理をとるBLSR判定回路631~63n、このBLSR判定結果を用いてVTスケルチ判定結果をマスク処理するマスク処理回路(ラッチ回路)541~54nがそれぞれ、装置の最大STS-1チャンネル数分(Nチャンネル分)必要であり、非効率的な回路構成となっていた。

【0028】(c) 第3の問題点

従来、VT-accessed STSsを任意に選択した場合のVTスケルチ・モニター情報をCPUへ通知するために、図25に示すように装置の最大VTアクセス処理容量に相当する VT チャンネル数分(N×28チャンネル数分)のスケルチモニタ情報保持部が必要であった。しかし、Nチャンネル全てのSTS信号がBLSRより入力しなければ、すなわち、Nチャンネル全てがBLSR救済対象チャンネルでなければ、無駄なレジスタを用意しておくことになり、非効率的な構成となっていた。又、全てのVT-accessed STSsがBLSRより入力する場合でも、スケルチ挿入対象とならないプロテクションチャンネル分に相当する無駄なスケルチモニタ情報保持部を用意しておくことになり、非効率的な構成となっていた。

【0029】(d) 第4の問題点

従来、VT-accessed STSsを任意に選択した場合、VTパス・プロテクションスイッチ部(VT PSW)をVT サービスセレクタ(Service Selector)として動作させるか、(2) UPSRのパス選択スイッチとして動作させるかは、Service Selector情報(SS情報)により設定されている。すなわち、最大VTアクセス処理量であるN×28 VTチャンネルそれぞれにSS情報設定用のレジスタをSS情報設定部66に用意し(図31)、各レジスタに所定のVTチャンネルのSS情報を設定する。そして、主信号のシリアル処理に合わせてSS情報をSS情報設定部66より直列的に読み出してVTパス・プロテクションスイッチ部に渡す。これにより、VTパス・プロテクションスイッチ部は、VTチャンネル毎にSS情報に基づいてVT Service SelectorあるいはUPSRのパス選択スイッチとして動作する。

【0030】ところで、VTパス・プロテクションスイッチ部(VT PSW)は、BLSR救済対象のSTS-1チャンネルに収容されているVTチャンネルに対してのみVT サービスセレクタとして動作し、それ以外のVTチャンネルに対してはUPSRのパス選択スイッチとして動作すれば良い。これは、SS情報がBLSR情報とNUT情報とから判断可能であることを意味している。それにも係わらず、従来は、VTパス・プロテクションスイッチ部がVT回線切替え後に位置するため、NUT情報やBLSR情報の設定に関係無く別個にSS情報設定用レジスタを設けるものであった。このため、レジスタの重複により、回路効率が良くないという

問題があった

【0031】(e) 第5の問題点

VT交換およびATM交換の共存を可能とするために、ADM装 置にVT/ATM交換部を2スロット分用意し、VT交換部とATM 交換部を差し替え可能な構成としている。かかるADM装 置においてVT交換のみを行なう場合、図32に示すよう に各VT交換部に割り当てられたVTチャンネル信号(VT信 号)を相互に送受する必要がある。この為に2つのVT交換 部間でVTポインタ付け替え後のデータを受渡し、回線切 替え前の位置に設けたエラスティックメモリに記憶し、 マルチフレームタイミングに同期して読み出すことによ り2つのVT交換部のデータ間の位相差を吸収するように している。しかし、各VT交換部は独立したマルチフレー ムタイミングを基にVTポインタ付け替えを行なっている ため、2つのVT交換部のVTポインタ付け替え後のデータ 間の位相差が非常に大きくなり、この位相差を吸収する ためには非常に大きな容量のエラスティックメモリを用 意する必要があることから、回路効率が良くないという 問題があった。

【0032】以上より、本発明の目的は、NUT情報設定用のレジスタを削減して装置の小型化を図ることである。本発明の別の目的は、BLSR情報設定用のレジスタ、BLSR判定回路およびVTスケルチのマスク処理回路を削減して装置の小型化を図ることである。本発明の別の目的は、Activate処理に必要なチャンネル数を削減してスケルチモニタ情報保持用のレジスタ数を削減して装置の小型化を図ることである。本発明の別の目的は、既存のService Selector設定レジスタを削除することによって装置の小型化を図ることである。本発明の別の目的は、2つのVT交換部間でVTチャンネル信号(VT信号)を送受する伝送装置において、各VT交換部のVT信号間の位相差を吸収してVT信号を記憶するエラスティックメモリを除去することである。

[0033]

【課題を解決するための手段】本発明では、BLSRが収容 可能な最大STS-1チャンネル数をnとすれば、n/4チャン ネル数分、すなわち、East側Workingチャンネル分のみ のNUT情報設定用のレジスタを用意し、該レジスタにEas t側WorkingチャンネルのNUT情報を設定し、該NUT情報 を、EAST側Workingチャンネル、EAST側Protectionチャ ンネル、WEST側Workingチャンネル、WEST側Protection チャンネルのNUT情報として共用する。また、Enhance N UTをサポートする場合は、n/2チャンネル数分、すなわ ちEast側WorkingチャンネルとEast側Protectionチャン ネル分のみのNUT情報設定用レジスタを用意し、該レジ スタにEast側WorkingチャンネルのNUT情報とEast側Prot ectionチャンネルのNUT情報を設定し、該East側Working チャンネルのNUT情報をEast側/West側Workingチャンネ ルのNUT情報として共用し、該East側Protectionチャン ネルのNUT情報をEast側/West側Protectionチャンネルの

NUT情報として共用する。このようにすれば、NUT情報設 定用のレジスタを削減して装置の小型化を図ることがで きる。

【0034】本発明では、BLSRに収容されたSTSチャン ネル(BLSR救済対象チャンネル)のNUT情報とBLSRのオペ レーティング・レート(STS-12,STS-48など)を示す BLSR タイプ設定情報とを使用してBLSR判定を行なう。このよ うにすれば、BLSR情報設定用のレジスタを削減でき、し かも、BLSR判定処理チャンネル数が少なくなってBLSR判 定回路およびVTスケルチのマスク処理回路を削減でき、 装置の小型化を図ることができる。

【0035】本発明では、BLSR救済対象チャンネルに収 容されたVTチャンネルのVTスケルチ判定結果にActivate 処理を行ない、Activate後のVTスケルチ判定結果を主信 号のSTS回線設定情報を利用してSTS単位でクロスコネク トしてCPUに通知する。このようにすれば、BLSRに収容 されたSTS-1のチャンネル数分のスケルチモニタ情報を 保持するだけで良く、Activate処理チャンネル数を削減 でき装置の小型化が可能になる。

【0036】本発明では、スケルチマスクに使用する為 20 のチャンネル毎のBLSR判定結果を主信号のSTS及びVT回 線設定情報に基づいてクロスコネクトすることによっ て、VTパス・プロテクションスイッチ部をVT Service Se lectorとして動作させるか否を示すSS情報に発生する。 このようにすれば、既存のService Selector設定レジス タを削除でき、装置の小型化が可能になる。

【0037】本発明では、2つのVT交換部におけるマル チフレームタイミングを合わせ込み、このマルチフレー ムタイミングを基準として各VT交換部にてVTポインタの 付け替えを行ない、これにより2つのVT交換部のデータ 間の位相差を最小限に抑える。このようにすれば、2つ のVT交換部のデータ間の位相差を吸収する為のエラステ イックメモリが不要になり、装置の小型化が可能にな

【0038】又、本発明では、2つのVT交換部における マルチフレームタイミング位置を合わせ込むために、マ スターとなるVT交換部はスレーブとなるVT交換部に基準 マルチフレームのタイミングを示すパルスを渡す。この 基準マルチフレームタイミングパルスは、マスターとな るVT交換部におけるマルチフレームのタイミングから1/ 40 2フレーム前の位置を示すDuty50%幅のタイミングパルス である。スレーブとなるVT交換部は、このDuty50%幅の 基準マルチタイミングパルス取り込み、所定の保護を取 った後、該基準マルチタイミングパルス位置から最初に 来るスレーブVT交換部内で生成されたフレームタイミン グパルスの位置をマルチフレームタイミングとして生成 する。このようにすれば、単発ノイズの影響を受けずに より確実にマルチフレームタイミングを合わせ込むこと が可能になる。

[0039]

【発明の実施の形態】 (A) 本発明のADM装置

(a) 構成

図1は本発明のADM機能を備えた伝送装置(VTクロスコネ クト装置)の全体の構成図で、STSクロスコネクト部10 0、VTクロスコネクト部200、入力側のINF部300、出力側 のINF部400で構成されている。STSクロスコネクト部100 はSTS信号のクロスコネクトを行ない、VTクロスコネク ト部200はスケルチ処理を行うと共にVT信号のクロスコ ネクトを行なう。入力側のLINE終端部3001~3002はリン グ構成のEAST/WEST側光伝送路5001,5002から入力する光 信号を電気信号に変換すると共にSTS終端処理を行い、 トリビュタリー終端部3003~300nはトリビュタリー側か ら入力するDS1などの低次群信号をVT信号に変換し、VT 信号を多重してSTS信号にして送出する。出力側のSONET /SDHトランスポート部4001はSTSクロスコネクト部から 入力するSTS信号を光信号に変換すると共にオーバヘッ ドを付加してEAST/WEST側光伝送路に送出し、STM収容部 4002はSTS信号をVT信号に分解し、更にDS1などの低次群 信号にしてトリビュタリー側へ送出する。

【0040】STSクロスコネクト部100は、(1) STSレベ ルでクロスコネクトを行なうSTS信号回線切替部111, 11 2、(2) STS終端処理を行ってSTS信号をVT信号に分離す るSTS終端部113、(3) STSパスプロテクションを行なうS TSパスプロテクションSW部(STS Path Protection Switc h 部)114、(4) VTレベルでクロスコネクトしたVT信号を 多重してSTS信号にするSTS多重部(STS MUX部)115、(5) STS多重部から出力する STS信号をSTSレベルでクロスコ ネクトするSTS信号回線切替部116、(6) STS信号回線切 替部111とSTS信号回線切替部116でクロスコネクトされ たSTS信号の一方を選択するセレクタ(SEL部)16を有して いる。

【0041】VTクロスコネクト部200は、(1) VTスケル チ制御を行なうVT SQL制御部 211、(2) スケルチ結果を 挿入するVT SQL挿入部212、(3) VTレベルのクロスコネ クトを行なうVT信号回線切替部 213、(4) VT service s elector あるいはUPSRによるパスプロテクションSWとし て動作するVTパスプロテクションSW部214、(5) 主信号 のSTSレベルでの回線切替情報(STSクロスコネクト情報) を保持するSTSクロスコネクト情報保持部(ACM1)215、

- (6) 主信号のVTレベルでの回線切替情報(VTクロスコネ クト情報)を保持するVTクロスコネクト情報保持部(ACM 2)216、(7) NUT情報及びBLSR情報よりBSLRにより救済す べきVTチャンネルを判別して出力するBLSR救済チャンネ ル識別部217、(8) VTスケルチ判定結果を監視し、要求 によりCPUへ通知するVTスケルチモニター/通知部218、 (9) BLSR救済チャンネル情報(BLSR判定結果情報)に基づ
- いて、VTパスプロテクションSW 214をservice selector として使用するか否かのSS情報を発生するSS情報発生部 219を有している。
- 【0042】VT SQL制御部 211は、BLSRのEast側Workin

gチャンネルに収容されたVTチャンネルそれぞれにスケ ルチテーブルを設定するスケルチテーブル設定部221、E ast側Workingチャンネルに収容されたVTチャンネルそれ ぞれについてスケルチ判定を行うスケルチ判定部222、V Tチャンネル毎のスケルチ結果をラッチするラッチ部22 3、ラッチ部223よりVTチャンネルのスケルチ結果を並列 /直列変換しながら直列的に読み出すP/S部224、主信号 データのSTSクロスコネクト情報(回線切替情報)に従っ てスケルチ結果を入れ替えてVT SOL挿入部212に入力す るセレクタ部225を有している。BLSR救済チャンネル識 別部217は、BLSRのEast側WorkingチャンネルがNUTチャ ンネルであるかを示すNUT情報が設定されるNUT情報設定 用レジスタ231、BLSRのオペレーティングレート(OC-12, OC-48など)を示すBLSR TYPEを設定するBLSRタイプ設定 部232、NUT情報とBSLR TYPEに基づいてBSLRにより救済 するSTSチャンネル(BLSR救済チャンネル)を判定して、V T SQL制御部211とSS情報発生部219に出力するBSLR判定 部233を有している。VT SQL制御部211のラッチ部223はB LSR救済チャンネル(スケルチ判定対象チャンネル)のス ケルチ判定結果を記憶し、救済する必要がないSTSチャ ンネルのスケルチ判定結果をマスクして記憶しない。

【0043】VTスケルチモニター/通知部218は、BLSR救 済チャンネルのスケルチ判定結果を主信号データの回線 設定情報(クロスコネクト情報)に基づいて入れ替える 前に、該スケルチ判定結果についてactivate処理を行う activate処理部241、activate処理後のスケルチ判定結 果を主信号データのSTS回線設定情報に基づいて入れ替 えて出力するセレクタ242、入替え後のスケルチ判定結 果をCPUに送信するインタフェース処理を行うμ-COM IN F部243を有している。SS情報発生部219は、BLSR救済チ ャンネル識別部217のBSLR判定部233から出力するBLSR判 定結果(BLSRに収容されたSTS-1チャンネルをBLSRによ り救済するか否かを示す情報)を主信号データのSTS回 線設定情報に基づいて入れ替えるセレクタ251、入れ替 えられたBLSR救済チャンネルのそれぞれに収容されたVT チャンネルをVTレベルでの回線切替情報に基づいて入れ 替え、入替え後のVTチャンネルに対してはservice sele ctorとして動作するようにVTパスプロテクションSW部21 4に指示するセレクタ252を有している。

【0044】(b)動作

LINE終端部3001~3002 およびTRIB終端部3003~300nは、回線側および加入者側から送られてきた信号をLINE終端またはパス終端し、終端後の信号を分岐してSTS回線切り替え部1111、回線側及び加入者側から送られて来たSTS信号のうちパススルーさせるSTS信号(VTレベルのクロスコネクトしないSTS信号)を選択して回線切替えを行ない、STSパス・プロテクションスイッチ部114は、STSレベルの信号救済の為にパス・プロテクションスイッチ又はService Selector SWとして動作する。

【0045】STS回線切替え部112は、回線側及び加入者 側から送られて来たSTS信号からVTレベルでのクロスコ ネクトするSTS信号(VT-accessed STSs)を任意に選択す る。VT-accessed STSsの選択は、STSクロスコネクト情 報保持部(ACM1)215からの選択情報に従って実行する。S TSパス終端部113はVT-accessed STSsとして選択されたS TS信号にSTSパスの終端処理を施してVT信号に分解し、 スケルチ挿入部212は該当するVTチャンネルに対してVT Squelch(スケルチ判定結果)を挿入する。VT回線切替え 部213は、VTクロスコネクト情報保持部(ACM2)216からの VT回線設定情報に従ってVTチャンネル単位に回線切替え を行ない、VTパス・プロテクションスイッチ部214は、VT 信号のパス・プロテクションスイッチ又はService Selec tor SWとして動作する。STS MUX部115はVT処理後のVT信 号を多重してSTS信号にしてSTS信号回線切替部116に入 カし、STS回線切替え部116は再びSTSレベルの回線切替 えを行なう。

【0046】2:1選択部117は、STSパススルー側のSTS信 号とVT-accessed STSs側の信号とのどちらを装置の外に 出力するかを選択する。選択されたSTS信号は、SONET/S DHトランスポート部4001 およびSTM収容部4002 において 装置間インタフェース信号に変換された後、回線側及び 加入者(トリビュタリー)側に出力される。VT SOL制御部 211の中のスケルチテーブル設定部221は、CPU等から予 め設定されたスケルチテーブルを格納する。SQL判定部2 22は設定されたスケルチテーブルと、障害時にネットワ ーク上の他の装置から送られてくるFar End Node IDと を用いてスケルチを実行するか否かを判定する。Latch 部223は、スケルチ判定部222での判定結果を保持し、P/ S部224はLatchされたSQL判定結果情報をSTS単位で直列 に読み出し、セレクタ225はSTSクロスコネクト情報保持 部(ACM1)215からの回線設定情報に従ってSQL判定結果情 報を選択して主信号のVTチャンネルにリンクする。

【0047】また、NUT情報設定用レジスタ部231は、CPU等から予め設定されたNUT情報を格納し、BLSR Type設定部232は、CPU等から設定されたBLSRのオペレーティング・レートを示すBLSR Type情報を格納し、BLSR判定部233は設定されたNUT情報とBLSRType情報とを用いてBLSRトラヒック(BLSR救済対象チャンネル)であるか否かを判定する。NUT情報設定部231およびBLSR判定部233は、BLSRの伝送路に割り当てられているEast側Workingチャンネル分のみ用意されており、BLSR判定結果はVT SQL制御部211のLatch部223に入力され、VT スケルチのマスク情報として使用される。

【0048】また、SS情報発生部219のセレクタ251は、 STSクロスコネクト情報保持部(ACM1)215に保持されているSTS回線設定情報に従ったタイミングで各BLSR判定結果を選択して出力する。これにより、BLSR判定結果のST Sレベルでのチャンネル入れ替えが行われ、VT回線切替え前の各主信号のVTチャンネルにリンクされる。更に、 セレクタ252は、VTチャンネルにリンクされたBLSR判定結果をVTクロスコネクト情報保持部(ACM2)216に記憶されたVTクロスコネクト情報に従ったタイミングで選択して出力する。これにより、BLSR判定結果のVTレベルでのチャンネル入替えが行われ、VTレベルの回線切替え後の主信号のVTチャンネルにリンクする。この入れ換え後のBLSR判定結果情報は、VTパス・プロテクションスイッチ部214に渡される。VTパス・プロテクションスイッチ部214に渡される。VTパス・プロテクションスイッチ部214に、入力し他BLSR判定結果をService Selector情報として使用し、BLSRトラヒック(BLSR救済対象チャンネル)であるVTチャンネルに対してService Selector SWとして動作し、他のトラヒックに対してはUPSRのパス選択スイッチとして動作する。

【0049】(B) スケルチ処理

図2はスケルチ処理に関係する部分の構成図であり、図1と同一部分には同一符号を付している。ADM装置に接続するBLSR Ringのタイプは予め決められており、例えば(1)0C-48の BLSR Ring*(2) 0C-12のBLSR Ring*1、(3) 0C-12のBLSR Ring*2がADM装置に接続可能である。又、各タイプのBLSRをADM装置に挿入するスロットは予め決まっており、図3(a)に示すように、(1) 0C-12 BLSR Ring*1であればスロット1がEAST側、スロット2がWEST側になり、(2) 0C-12 BLSR Ring*2であればスロット9がEAST側、スロット16がWEST側になり、(3) 0C-48 BLSR Ringであれば、図3(b)に示すように、スロット1,9がEAST側、スロット2,16がWEST側になる。

【0050】0C-48あるいは0C-12のBLSR Ringに収容されたSTSチャンネル(救済対象チャンネル)はNUTチャンネルでなければ、BLSRによる救済チャネルである。又、0C-48であれば、EAST側のSTS-1 #1~#24がworking channe1、STS-1 #25~#48がprotection channe1、WEST側のSTS-1 #1~#24がworking channe1、STS-1 #25~#48がprotection channe1となる。そして、図4に示すようにNUT情報によりEAST側STS-1#1~#3がNUT channelであると設定されると、EAST側STS-1#25~#27及びWEST側STS-1#1~#3,STS-1#25~#27もNUT channelになる。以上は0C-48の場合であるが0C-12の場合も同様である。

【0051】以上から、BLSRタイプが0C-12 Ring #1あるいは0C-12 Ring #2であればEAST側working channel STS-1 #1~#6にNUT情報を設定すればよく、BLSRタイプが0C-48Ring であればEAST側working channel STS-1 #1~#24にNUT情報を設定すればよい。このため、図2のNUT情報設定部231には、トータル36個のNUT情報を設定するためのレジスタを設け、0C-12 Ring #1及び0C-12 Ring #2のEAST側working channel #1~#6のNUT情報、0C-48 RingのEAST側working channel #1~#24のNUT情報を設定する。実際には、図5に示すように16ビットレジスタを4つ設け、それぞれに各BLSR TypeのNUT情報を設定する。

【OO52】又、BLSR TYPE 設定部232には、BLSR TYPE 50

(0C-12 Ring #1,0C-12 Ring #2,0C-48 Ringの別)を設定する。図6はBLSR TYPEの設定例であり、3ビットでBLSR TYPEを設定することもできる。なお、2ビットでBLSR TYPEを設定することもできる。BLSR判定部233はBLSR TypeとNUT情報に基づいてBLSR救済チャネルを決定し、BLSR救済チャネル情報(BLSR判定結果)を36-24変換部234に入力し、36-24変換部234は24個のBLSR判定結果を出力する。BSLR TYPEはOC-12 Ring #1,0C-12 Ring #2,0C-48 Ringの3種類であり、STS-1救済対象チャンネルの最大数は24チャンネルである。このため36-24変換部234は24個のBLSR判定結果を出力する。

【0053】スケルチ処理対象のSTSチャンネルは、BSL Rに収容されているSTSチャンネル(BLSR救済対象チャンネル)のうちNUTチャンネルでないチャンネル(BLSR救済対象チャンネル)で、最大数は24チャンネルである。このため、スケルチテーブル設定部221は、STSチャンネルch1~ch24のそれぞれのVTチャンネルVT1~VT28に対応してスケルチテーブル2211~221μ(M=24)を備え、μ-COMより各テーブルに対応するVTチャンネルの接続先情報(EAST側及びWEST側における接続先ノードID)を記録する。なお、STSチャンネルch1~ch24はBLSR救済対象チャンネルをSTS信号回線切替部112でクロスコネクトする前のチャンネルである。

【0054】SQL判定部2221~222m (M=24)はそれぞれ28 VTチャンネル分の判定部を備え、28×M個の各VTチャン ネル毎にFar End Node IDとスケルチテーブルに設定さ れているノードIDを比較し、VTスケルチを実行するかど うかの判定を行なう。ラッチ部2231~223mはBLSR判定結 果に基づいてBLSR救済チャンネルのスケルチ判定結果を ラッチし、救済対象外のチャンネルのスケルチ判定結果 はマスクしてラッチしない。P/S変換部2241~224nはラ ッチ2231~223Mのそれぞれに記憶された28 VTチャンネ ルのスケルチ判定結果をシリアルに変換して出力し、セ レクタ225はSTSクロスコネクト情報保持部(ACM1)215に 記憶されているSTSクロスコネクト情報に基づいてchl~ ch24に応じたEAST側working/protection channel及びWE ST側working/protection channelのタイミングでP/S変 換部2241~224mからシリアルに出力するスケルチ判定結 果を選択し、スケルチ挿入部212に入力する。スケルチ 挿入部212は入力するスケルチ判定結果を該当するEAST 側working/protection channel及びWEST側working/prot ection channelのVT信号に挿入する。

【0055】以上要約すると、図中の左上から入力されるDataは、VT-accessed STSsとして選択されたSTS信号をVT信号に分解した信号であり、スケルチ挿入部212において、該当するVTチャンネルに対してVTスケルチ判定結果が挿入される。スケルチテーブル設定部221は、CPU等から設定されたスケルチテーブルを格納するものであり、スケルチ判定部222は設定されたスケルチテーブルと障害時にネットワーク上の他の装置から送られてくる

Far End Node IDとを用いてスケルチを実行するか否かを判定するものであり、Latch部223は、スケルチ判定部222での判定結果を保持しておくものである。Latchされた情報はP/S部224からSTS単位に直列に出力され、セレクタ225においてSTSクロスコネクト情報保持部(ACMI)215からの回線設定情報に従って選択される。スケルチ挿入部212はは、セレクタ225より送られてくるスケルチ判定結果を対応するVTチャンネルの主信号に挿入する。

【0056】また、NUT情報設定部231は、CPU等から設 定されたNUT情報を格納するものであり、NUT情報はBLSR で使用されるEast側Workingチャンネル分のみ用意され ている。図2では、OC-48BLSR構成またはOC-12BLSR×2 構成に対応する装置の例として、OC-12BLSR用の6チャネ ル×2とOC-48BLSR用の24チャンネル分のNUT情報を持た せている。BLSR Type設定部232は、CPU等から設定され たBLSRのオペレーティング・レートを示すBLSR Type情報 を格納するものである。BLSR判定部233は、設定されたN UT情報とBLSR Type情報とを用いて、East側Workingチャ ンネルに当たるチャンネルが実際にBLSRトラヒック(BLS R救済チャンネル)であるか否かを判定するものである。 このBLSR判定結果は、OC-48 BLSR用とOC-12BLSR用とが 存在するので、BLSRType情報に基づいて36→24変換部23 4においてどちらか片方が選択され、VT スケルチ判定結 果をマスク処理するためにLatch部223に渡される。

【0057】以上のように、本発明によれば、BLSRで使 用されるEast側Workingチャンネル分のみNUT情報用レジ スタを用意するだけでよいため、NUT情報設定部のレジ スタを削減することが可能となり、回路の削減とCPUの 処理負荷の軽減が可能となる。装置の最大VTアクセス処 理容量を10Cbps(=192 STS-1チャンネル)とすれば、従来 のNUT情報設定用レジスタの個数(N)と本発明でのレジス タ個数(M)との比較を図7(a)に示す。又、本発明によれ ば、BLSRに収容されたチャンネル(BSLR救済対象チャン ネル) にリンクしたNUT情報とBLSRのオペレーティング・ レートを示すBLSR Type設定情報とを使用してBLSR判定 を行なうことができる。このため、BLSR設定用レジスタ を削減することが可能となり、加えて、BLSR判定処理チ ャンネル数を削減でき、BLSR判定回路およびVTスケルチ のマスク処理回路を削減することが可能となる。装置の 最大VTアクセス処理容量を10Gbps(=192 STS-1チャンネ ル)とすれば、従来のBLSR情報設定用レジスタ個数(N)と 本発明でのBLSR Typeレジスタ個数(L)との比較を図7 (b) に示す。

【0058】(C) VTスケルチモニタ及び通知処理図8は本発明のVT SQL制御部にVTスケルチモニタ/通知部を接続した構成図であり、図1及び図2と同一部分には同一符号を付している。ADM装置ではVTスケルチ判定結果を監視し、要求によりCPUへ通知する必要がある。このため、スケルチ判定結果を主信号データのSTS回線設定情報に基づいて入れ替える前に、P/S変換部224より

VTスケルチモニター/通知部218に入力し、ここでBLSR救済チャンネルのスケルチ結果を監視する。VTスケルチモニター/通知部218は、スケルチ判定結果についてactivate処理を行うactivate処理部241、activate処理後のスケルチ判定結果を主信号データのSTS回線設定情報に基づいて入れ替えるセレクタ242、入替え後のスケルチ判定結果をCPUに送信するインタフェース処理を行う μ -COMINF部243を有している。

【0059】Activate 処理部241は、BLSR救済対象チャンネルにおける全VTチャンネル(M×28、M=24)のスケルチ判定結果を保持するスケルチモニタ情報保持部241aと、M×28の全VTチャンネルについて設定時間以上継続してスケルチ状態(救済不可能状態)になったか監視するタイマー部241を有している。Activate 処理部241の動作は図26~図28の従来例と同じである。異なる点は、ADM装置が処理可能なSTSチャンネル数をN(=192)とすれば従来例のActivate処理部がN×28の全VTチャンネルに対してスケルチ結果を監視処理を行うが、本発明ではBLSR救済対象チャンネル数をN(=24)とすればM×28のVTチャンネルに対してスケルチ結果を監視すれば良い点である。

【0060】Activate処理部241は、P/S変換部224からS TS単位で直列的に読出される各VTチャンネルにおけるSQ L判定結果の連続性をActivateタイマーにより監視するA ctivate処理を行なう。BLSR救済対象チャンネルにリン クしたM×28個のVTチャンネルのスケルチ判定結果がAct ivate処理対象となり、スケルチモニタ情報保持部241 a、Activateタイマー241bはM×28チャンネル分用意され ている。なお、図8ではVT1.5を例にとり、STS-1チャン ネルに28VTチャンネルがリンクしている場合を示してい る。セレクタ242は、主信号データのSTS回線設定情報に 基づいてch1~chM(M=24)に応じたEAST側working/protec tion channel及びWEST側working/protection channelの タイミングでActivate処理後のSOL判定結果を選択して 出力する、これにより、Activate処理後のSOL判定結果 のSTSレベルでのチャンネル入替えが行われ、μ-COM IN F 243は入れ換え後のSquelch Monitor情報をCPUからの 要求に応じて適宜通知する。

【0061】以上本発明によれば、BLSR救済対象チャンネルにリンクしたVTスケルチ判定結果にクロスコネクト前にActivate処理を施し、Activate処理後のVTスケルチ判定結果を主信号のSTS回線設定情報を利用して入れ換えてCPUに通知するようにしたから、Active処理チャンネル数を削減することが可能となる。たとえば、装置の最大VTアクセス処理容量を10Gbps(=192 STS-1チャンネル)とした場合の従来のActivate処理チャンネル数(N×VT)と本発明での処理チャンネル数(M×VT)との比較を図7(c)に示す。

【0062】(D)SS情報の発生制御

図9は本発明のSS情報発生部をBLSR救済チャンネル識別

部に接続した構成図であり、図1及び図2と同一部分に は同一符号を付している。VT回線切換部213の後段のVT プロテクションスイッチ部213に含まれるセレクタ(図示 せず)を、サービスセレクタ(Service Selector)として 動作させるか、USPRのPath 選択スイッチとして動作さ せるかを設定する必要がある。いずれで動作させるか は、BLSR救済チャンネルに収容されているVTチャンネル に対してサービスセレクタ(Service Selector)として動 作させ、他のVTチャンネルに対してはUSPRのPath 選択 スイッチとして動作させるように設定すれば良い。そこ で、本発明のSS情報発生部219は、BLSR救済チャンネル を特定するBLSR判定情報を用いてSS情報(service selec tor情報)を発生し、このSS情報によりVTService Select orとして動作するか、USPRのPath 選択スイッチとして 動作するかをVTプロテクションスイッチ部213に設定す る。

【0063】SS情報発生部219は、BLSR救済チャンネル 識別部217から出力するBLSR判定結果(BLSRに収容されたSTS-1チャンネルをBLSRにより救済するか否かを示す 情報)を主信号データのSTS回線設定情報に基づいて入 れ替えるセレクタ251、入れ替えられたBLSR救済チャンネルのそれぞれに収容されたVTチャンネルをVTレベルでの回線切替情報に基づいて入れ替え、入替え後のVTチャンネルに対してはserviceselectorとして動作するようにVTパスプロテクションSW部214に指示するセレクタ252を有している。

【0064】セレクタ251は、STSクロスコネクト情報保 持部(ACM1)215に保持されているSTS回線設定情報に従っ たタイミングで各BLSR判定結果を選択して出力する。こ れにより、BLSR判定結果のSTSレベルでのチャンネル入 替えが行われ、STS回線切替後の主信号のVTチャンネル にリンクされる。更に、セレクタ252は、VTチャンネル にリンクされたBLSR判定結果をVTクロスコネクト情報保 持部(ACM2)216に記憶されたVTクロスコネクト情報に従 ったタイミングで選択して出力する。これにより、BLSR 判定結果のVTレベルでのチャンネル入替えが行われ、VT レベルの回線切替え後の主信号のVTチャンネルにリンク する。この入れ換え後のBLSR判定結果情報は、VTパス・ プロテクションスイッチ部214に渡される。VTパス・プロ テクションスイッチ部214は、入力したBLSR判定結果をV 40 T Service Selector情報として使用し、 BLSRトラヒッ ク(BLSR救済チャンネル)であるVTチャンネルに対してVT Service Selector SWとして動作し、他のトラヒックに 対してはUPSRのパス選択スイッチとして動作する。

【0065】以上本発明によれば、VTパスプロテクションスイッチ部をVT Service Selectorとして動作させるか否かを設定するために従来必要とされいたレジスタ(N×28チャンネル分)を削除することが可能となり、回路の削減とCPUの処理負荷の軽減が可能となる。

【0066】 (E) VT交換部間の位相差制御

VT交換およびATM交換の共存を可能とするために、VT/ATM交換部用に2スロット備え、適宜VT交換部とATM交換部を差し替えて使用可能としたADM装置がある。かかるADM装置でVT交換のみを行う場合、各スロットにVT交換パッケージを挿入し、2つのVT交換部間でVTチャンネル信号(VT信号)の入れ換えを行う。このVT信号の入替えのために両VT交換部におけるVT信号の位相差を吸収する必要がある。図10は位相差を吸収するための構成を備えた本発明のダブルVT交換部の構成図であり、2つのVT交換部300,400は略同一の構成を備えている。本発明では、2つのVT交換部300,400におけるVTマルチフレームタイミングを合わせ込み、このマルチフレームタイミングを基準として各VT交換部にてVTポインタ付け替えを行なう。これにより、2つのVT交換部300,400のデータ間の位相差を吸収する。

【0067】また、本発明では、2つのVT交換部300,400 におけるマルチフレームタイミング位置を合わせ込むために、マスターとなるVT交換部300はスレーブとなるVT 交換部400に基準マルチフレームのタイミングを示すパルスを渡す。この基準マルチフレームタイミングパルスは、マスターとなるVT交換部300におけるマルチフレームのタイミングから1/2フレーム(=62.5μs)前の位置を示すDuty 50%幅のタイミングパルスである。スレーブとなるVT交換部400は、このDuty50%幅の基準マルチタイミングパルスの保護を取ったものを基準タイミングとする。これにより、単発ノイズの影響を受けずにより確実にマルチフレームタイミングを合わせ込むことが可能になる。

【0068】図10において、図中の右側から入力され る基準タイミングパルスは、STS交換部に回路が集中す ることを避けるためにSTS交換部より分配される125μs 周期の基準タイミングパルスである。ES部(エラステイ ックメモリ部) 301,401はSTS交換部から分配された基準 タイミングパルスをVT交換部内の78MHzのマスタークロ ックに乗せ替えるものである。フレームタイミング生成 部302,402は、クロック乗せ替え後のフレームタイミン グについて125μs周期の3段保護をとった後、このフレ ームタイミングを基にフレームタイミングカウンタ(図 示せず)を回し、VT交換部内の125μs周期のフレームタ イミングパルスF1,F2(図11参照)を生成する。マスタ ーとなるVT交換部内のマルチフレームタイミング生成部 303は、自VT交換部300にて生成されたフレームタイミン グパルスF1を基に自走カウンタにてマルチフレームタイ ミングパルスMF1 (500 μs周期)を生成する。しかる後、 マルチフレームタイミング生成部303はスレーブとなるV T交換部400に対してマルチフレームタイミングの1/2フ レーム(=62.5μs)前を示すDuty 50%の基準タイミングパ ルスMFT (500 μ s周期) とそれに同期したクロックとを出 力する。

【0069】スレーブVT交換部400において、保護部404

はマスターVT交換部300から入力された基準マルチタイミングパルスMFT (Duty50%,500μs周期)を0.1μs周期でサンプリングし、サンプリング値の連続性を監視し(3回サンプリング値がハイレベルであるか監視し)、3回同値であった場合のみ、基準マルチフレームタイミングパルスMFTを取り込む。マルチフレーム生成部403では、マスターVT交換部300から取り込んだ基準マルチフレームタイミングパルスMFTを基準として、基準タイミングパルス位置から最初に来る自VT交換部内フレーム生成部402において生成されたフレームタイミングパルスF2の位置をマルチフレームタイミングMF2として生成する。こうすることにより、2つのVT交換部におけるマルチフレームタイミングMF1,MF2の位置が一致する。

【0070】一方、図中の左上から入力されるDataは、前段のSTS交換部(図示せず)においてVT-accessed STSsとして選択された最大10GBps容量(192 STS-1チャンネル分)のSTS信号である。この10GbpsのSTS信号は例えばSTS-12信号を16チャンネル多重した形態を有し、STS-12の16チャンネルを8チャンネルずつ分けてVT交換部300とVT交換部400に入力する。VT交換部内のSTSパス終端部305(405)は、入力された最大5Gbps容量のSTS信号にSTSパス終端処理を施してSTS-SPE信号に分解する。VTポインタ受信部306(406)は、STS-SPE信号から受信VTポインタ値を抽出してVT信号に分解する。VTポインタ付け替え部307(407)は、受信したVT信号のV5バイト位置を揃える為にマルチフレームタイミングを基準にしてポインタ値を付け替える。

【0071】ポインタ付け替え後のVT信号は、自VT交換部内のVT回線切替え部308 (408)と、もう片方のVT交換部内のVT回線切替え部408 (308)に渡される。ここで、もう片方のVT交換部400 (300)に出力される信号は、インタフェース信号数を減らすために、STS MUX部309(409)にてSTS-12信号フォーマットに多重されてから出力される。このSTS信号を受信するもう片方のVT交換部400 (300)ではSTS DMUX部410 (310)がSTS-12信号をVT信号にDMUXしてからVT回線切替え部408 (308)に入力する。

【0072】PSWトリガーALM検出部311(411)は、VTパス・プロテクション・スイッチまたはVTService SelectorスイッチのトリガーALMとなるVTレベルのアラームALMを検出するものであり、LOP-V、AIS-V検出部312(412)は、LOP-VとAIS-Vを検出するものであり、検出したトリガーALM情報とLOP-VまたはAIS-V検出情報は、自VT交換部内のVT回線切替え部308(408)と、もう片方のVT交換部内のVT回線切替え部408(308)に渡される。VT回線切替え部308(408)は、自VT交換部300(400)内で生成されたVT信号とトリガーALM情報およびLOP-VまたはAIS-V検出情報と、もう片方のVT交換部400(300)から送られてきたVT信号とトリガーALM情報およびLOP-VまたはAIS-V検出情報とについて、VTレベルの回線切替えを行なう。すなわち、自VT交換部300(400)で処理した5Gbps容量分と、もう片方

のVT交換部400(300)で処理した5Gbps容量分とを合わせた5376 VTチャンネル信号を2688 VTチャンネルにVT回線切替えを行なって出力する。

【0073】PSW or SS部313(413)では、回線替え後の トリガーALM情報に従ってVT信号およびLOP-VまたはAIS-V検出情報に対してVTパス・プロテクション・スイッチ動 作またはVT Service Selectorスイッチ動作を実行す る。POH挿入部314(414)は、VT信号をSTS信号にmapping する際にSTSパス・オーバーヘッドバイトにPOH情報を挿 入するもので、C2 ByteにPDI-Pコードを挿入する機能を 有するPDI-P送出部315(415)を有している。PDI-P送出部 315(415)は、STS信号にmappingするVT信号の障害チャン ネル数をカウントし、STS信号のC2 ByteにPDI-Pコード を挿入するものである。障害チャンネル数の算出はLOP-VまたはAIS-V情報をカウントアップすることにより行 う。STS MUX部316(416)は、STS信号のセクション・ライ ン・オーバヘッドByteにセクションオーバヘッド/ライン オーバヘッド情報を挿入するもので STS MUX部よりSTS-12フォーマット形態でSTS信号が送出される。

【0074】以上、2つのVT交換部におけるVTマルチフレームタイミングを合わせ込み、このマルチフレームタイミングを合わせ込み、このマルチフレームタイミングを基準として各VT交換部にてVTポインタ付け替えを行なうから、2つのVT交換部のデータ間の位相差を最小限に抑えることができる。このため、従来必要とされていたエラスティックメモリを除去することができる。又、マスタVT交換部から入力する基準マルチフレームタイミングパルスを厳格に識別することにより、マスタ/スレーブVT交換部において単発ノイズの影響を受けずにより確実にマルチフレームタイミングを合わせ込ことが可能となる。以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。

[0075]

【発明の効果】以上本発明によれば、BLSRで使用される East側Workingチャンネル分のみNUT情報用レジスタを用意するだけでよいため、NUT情報設定部のレジスタを削減することが可能となり、回路の削減とCPUの処理負荷の軽減が可能となる。又、本発明によれば、BLSRに収容されているチャンネル(BSLR救済対象チャンネル)にリンクしたNUT情報とBLSRのオペレーティング・レートを示すBLSR Type設定情報とを使用してBLSR判定を行なうことができる。このため、BLSR設定用レジスタを削減することが可能となり、加えて、BLSR判定処理チャンネル数を削減でき、BLSR判定回路およびVTスケルチのマスク処理回路を削減することが可能となる。

【0076】又、本発明によれば、BLSR救済対象チャンネルのVTスケルチ判定結果をクロスコネクトする前にActivate処理を施し、Activate処理後のVTスケルチ判定結果を主信号のSTS回線設定情報を利用して入れ換えてCPU

に通知するようにしたから、Active処理チャンネル数を 削減することが可能となる。又、本発明によれば、BLSR 救済チャンネルを示すBLSR判定結果を、主信号データの 回線設定情報(STSおよびVT)を利用して入れ替えてVTパ ス・プロテクションスイッチ部に渡すことにより、SS情 報設定用のレジスタ(N×VTチャンネル分)を削除するこ とができ、回路の削減とCPUの処理負荷の軽減が可能と なる。

【0077】又、本発明によれば、2つのVT交換部におけるVTマルチフレームタイミングを合わせ込み、このマルチフレームタイミングを基準として各VT交換部にてVTポインタ付け替えを行なうから、2つのVT交換部のデータ間の位相差を最小限に抑えることができ(位相差の吸収)、従来必要とされていたエラスティックメモリを除去することができる。又、本発明によれば、単発ノイズの影響を受けずにより確実に両VT交換部のマルチフレームタイミングを合わせ込ことが可能となる。

【図面の簡単な説明】

- 【図1】本発明のADM装置の全体構成図である。
- 【図2】スケルチ処理に関係する部分の構成図である。
- 【図3】BLSRタイプとスロットの関係説明図である。
- 【図4】NUT情報とNUT channelの対応説明図である。
- 【図5】NUT情報の設定例である。
- 【図6】BLSR Typeの設定例である。
- 【図7】本発明と従来装置の回路規模の比較例を示す図表である。
- 【図8】本発明のVT SQL制御部にActivate処理部を接続した構成図である。
- 【図9】BLSR救済チャンネル識別部にSS情報発生部を接続した構成図である。
- 【図10】本発明のダブルVT交換部の構成図である。
- 【図11】各タイミングパルスのタイムチャートである。
- 【図12】STS-1フレームフォーマットである。
- 【図13】各種VT構成図である。
- 【図14】STS-1 SPE構成図である。
- 【図15】500μsスーパフレームのSTS-1 SPE構成図である。
- 【図16】VTスーパフレーム構成図である。
- 【図17】ADM装置の概略構成図である。
- 【図18】リング構成図である。
- 【図19】SONETにおけるUPSRを説明するための図である。

【図20】SONETにおけるBLSRを説明するための図であ

【図21】伝送装置のシステム構成を示すブロック図である.

【図22】VTスケルチの概念を説明するための図である。

【図23】VTスケルチ処理部の構成図である。

【図24】BLSR情報設定部とNUT情報設定部を備えたスケルチ処理部の全体の構成図である。

【図25】スケルチ処理部にActivate処理部を接続した構成図である。

【図26】スケルチモニタ説明図である。

【図27】アクチベート処理部である。

【図28】ハードウェアの論理演算説明図である。

【図29】VT-PSWのセレクタをサービスセレクタSSとして使用する場合の説明図である。

【図30】VT-PSWのセレクタをUSPRのパス選択スイッチ として使用する場合の説明図である。

【図31】スケルチ処理部の後段にサービスセレクタ情報設定部を配置した構成図である。

【図32】VT交換部間でVT信号の入れ換えを行う構成図である。

【符号の説明】

100··STSクロスコネクト部

200··VTクロスコネクト部

300・・入力側のINF部

211··VT··SQL制御部

212··VT··SQL挿入部

213··VT信号回線切替部

214・・VTパスプロテクションSW部

215・・STSクロスコネクト情報保持部(ACM1)

216…VTクロスコネクト情報保持部(ACM2)

217・・BLSR救済チャンネル識別部

218・・VTスケルチモニター/通知部

219··SS情報発生部

221…スケルチテーブル設定部

222…スケルチ判定部

223・・ラッチ部

224··P/S部

40 225・・セレクタ部


231··NUT情報設定用レジスタ

232・BLSRタイプ設定部


233··BSLR判定部

28


【図1】 本発明のADM装置の全体の構成



【図2】 スケルチ処理に関係する部分の構成



【図3】 BLSRタイプとスロットの関係説明図




【図5】 NUT情報の設定例

OC-12 BLSR #1 D15 14 13 12 11 10 * | * | * | * * * * * * ch6 ch5 ch4 ch3 ch2 ch1 OC-12 BLSR #2 D15 14 13 12 10 8 6 0 * | * | * * * * * * * ch6 ch5 ch4 ch3 ch2 ch1 OC-48 BLSR D15 14 13 12 11 10 8 6 5 3 * | * | * | ch12 ch11 ch10 ch9 ch8 ch7 ch6 ch5 ch4 ch3 ch2 ch1 OC-48 BLSR D15 14 13 12 11 10 8 6 ch24 ch23 ch22 ch21 ch20 ch19 ch18 ch17 ch16 ch15 ch14 ch13 * | *

"1"=NUT channel
"0"=not NUT channel

【図4】




【図6】 BLSR Typeの設定例

BLSR Type		
OC12-2	OC12-1	OC-48

OC-48: OC-48 BLSR指定 "1": OC-48 BLSR時、"0": not OC-48 BLSR OC-12-1: OC-12 BLSR#1指定 "1": OC-12 BLSR#1時、"0": not OC-12 BLSR#1 OC-12-2: OC-12 BLSR#2指定 "1": OC-12 BLSR#2時、"0": not OC-12 BLSR#2


【図12】



【図14】

STS-1 SPE 構成

STS-1 SPE Columns



【図7】

本発明と従来装置の回路規模の比較例を示す図表

(a)

アプリケーション	従来のNUTチャンネル 設定レジスタの個数 (N)	本発明のNUTチャンネル 設定レジスタの個数 (M)
not BLSR		0
OC-12 BLSR	192	6
OC-48 BLSR		24

(装置の最大VTアクセス処理容量を10Gbpsとした場合)

(b)

アプリケーション	従来のBLSR情報 設定レジスタの個数 (N)	本発明の BLSR Type 設定レジスタの個数 (L)
OC-12 BLSRかOC-48 BLSRか 又はBLSR以外を選択できる場合	192	2

(装置の最大VTアクセス処理容量を10Gbpsとした場合)


(c)

アプリケーション	従来のSQL Activate 処理チャンネル数 (NxVT*)	本発明のSQL Activate 処理チャンネル数 (MxVT*)
not BLSR		0
OC-12 BLSR	5376	168
OC-48 BLSR		672


(装置の最大VTアクセス処理容量を10Gbpsとした場合)

【図26】


スケルチモニタ説明図




【図8】 本発明のVT SQL制御部にActivate処理部を接続した構成



【図9】 BLSR救済チャンネル識別部にSS情報発生部を接続した構成




【図10】



【図11】 各タイミングパルスのタイムチャート


スケルチ処理部にActivate処理部を接続した構成

【図25】




【図13】


各種VT構成



【図19】 SONETにおけるUPSRを説明するための図




【図15】 500µSスーパフレームのSTS-1 SPE 構成



【図17】


ADM装置の概略構成




【図16】

VTスーパフレーム構成

25x4F/VTch 25x4F/VTch 25x4/VTch 25x4AL/VTchi VT peyload capacity: 100 (bytes/VT SPE) VT SPE & Payload Capacity VT SPE ^.≺. ✓. VI 小心 ΥТ. ^:10+. . √:α-ኑ΄ 92 9 VT Superframe VT SPE VT SPE VT SPE VT SPE 7 26x4F/VTch 26x4/VTch 26x4/VTch 26x4/VTch VT Envelope Capacity: 104 (bytes/Superframe) VT Superframe & Envelope Capacity 500 m'S 125 4 S 250 µS 375 4 5 STS-1 SPE VT SPE VT SPE VT SPE VT SPE (a) XXXXXX10 XXXXX01 **MXXXXX** XXXXXX11



【図22】
VTスケルチの概念を説明するための図




Node B VT Squelch Table


East Side	West Side	
2	0	

【図20】


SONETにおけるBLSRを説明するための図




【図27】




【図21】 伝送装置のシステム構成を示すプロック図



【図23】 VTスケルチ処理部の構成




【図24】 BLSR情報設定部とNUT情報設定部を備えた スケルチ処理部の全体の構成




【図28】 ハードウェアの論理演算説明図

SWt-1	∆(t,t−1)	HWt	SWt
0	0	0	0
0	0	1 .	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0


【図29】
VT-PSWのセレクタをサービスセレクタSSとして使用する場合の説明図



【図30】
VT-PSWのセレクタをUSPRのパス選択スイッチとして使用する場合の説明図



【図31】 スケルチ処理部の後段にサービスセレクタ情報設定部を配置した構成図



【図32】 VT交換部間でVT信号の入れ換えを行う構成図

